软件无线电系统上变频器的设计接口电缆

软件无线电系统上变频器的设计

软件无线电系统上变频器的设计 2011年12月09日 来源： 一、引　　言　　电子战的发展对现代电子系统的体积、精度、稳定性、灵活性以及抗干扰性能等指标提出了越来越高的要求，相应地，对其“心脏”部分———频率源技术［5］指标的要求也必须越来越高。在软件无线电系统上／下变频器中，为了得到较高的频率稳定度，以往采用琐相环（PLL）或高稳定性振荡电路来实现。但无论采用什么方法，其电路和结构都比较复杂，并且由于PLL存在捕获时间问题，其频率捷变时间较长这一固有特性使之很难满足高速、超高速的技术要求。但是电子技术的发展必将要求将来的频率源具有极高的精度、极高的频率稳定度、超高速的频率捷变速度以及灵活方便地产生多种信号的功能等。很明显，传统的软件无线电系统上／下变频器频率合成方式难以满足这些要求，并且在频率捷变时还存在相位不连续等缺点，因此有必要采用一种更为先进的频率合成技术—DDS（Direct Digital Synthesis）。本文简要介绍了软件无线电、DDS技术的发展及原理，着重分析了一种DDS芯片AD9850的原理及其在软件无线电系统上变频器中的应用。二、软件无线电概述［3］［4］ 软件无线电是无线电系统从模拟到数字再向前发展的新阶段，是用软件控制、数字信号处理（DSP）的方式来完成传统模拟无线电的功能的无线电电台，其目标是在完全可编程的硬件平台上，通过注入不同的软件，实现对工作频段、调制解调方式、信道多址方式等无线功能的改变，以形成不同标准的PCS终端或基站。理论上，最“纯粹”的软件无线电系统中除天线、高放、喇叭、ADC／DAC及其相应的滤波电路（抗混迭滤波器—Anti—AliasingFilter及波形形成滤波器）以外，应该是完全由数字信号处理的形式来完成。但是基于目前的科技，在接收端，从天线上下来的射频信号需要经过模拟混频至中频（典型值为70MHZ或更低），然后（用65 M／70 M的采样率）进入ADC数字化，这里的采样一般是欠采样（带通采样），这之后的处理是由数字下变频器件（DDC－Digital Down Converter）将之再下变频至基带。方法是与本地的数控正交振荡器混频，得到I＆Q正交信号，再通过多次滤波、抽取，之后可能还需要按照信号的信源编码方式，进行相应的解码，还原出所需原始信号。相应的，其发送工作方式与接收方式几乎是完全对称的。　　实际的软件无线电模块组成如图1所示。 三、DDS原理概述［2］　　DDS系统由频率控制字K、N－bits相位累加器、正弦查找表、D／A转换器、低通滤波器等组成。DDS在结构上可划分为数控振荡器（NCO）和数模转换器（DAC）2个模块。如图2所示。　　模块NCO实现由数字频率值输入生成相应频率的数字波形，其工作过程如下： （1）以频率控制字确定一个频率值；　　（2）该频率值以数字信号累加至相位累加器以生成实时数字相位信息；　　（3）数字相位“字”转换成正弦表中相应的数字幅度值“字”，该数字幅度值“字”是一种抽样数字信号，可用编码来表示，通常采用3种格式：二进制偏移码、补码和带符号的幅度码。　　模块DAC把NCO产生的数字幅度值高速且线性地转换为模拟幅度值，DDS产生的　　混叠干扰由DAC之后的抗混叠滤波器滤除。　　假设系统的参考时钟频率为fc，则fo＝Kfc／2N，可见当N，fc一定时，输出频率f0大小仅取决于K。考虑当K＝1的特殊情况，频率分辨率△f＝fc／2N。可见相位累加器的值N决定了频率分辨率的大小。DDS系统的主要缺点是最高输出频率受限，工程实际应用中，为便于滤除D／A输出的一次像频，只能达到fo＝0．4 fc。目前，一系列的DDS产品相继问世，它们性能优越，性价比高，总线及控制也更易于与计算机接口连接，已被广泛应用于一些电子系统中，下面就以AD公司近期问世的一种DDS芯片AD9850［3］为例来进行分析。四、AD9850工作原理、特性及其应用1．AD9850的工作原理及特性［4］ AD9850是AD公司生产的最高时钟为125 MHz，采用先进的CMOS技术的直接频率合成器。AD9850包括一个高速DDS，一个高速、高性能DAC，比较器等构成一个完全数字控制可编程频率合成器，并且是具有时钟产生功能的高集成度芯片。AD9850功能框图如图3所示。　　AD9850的DDS系统用32 bits相位累加器，在数据进入正弦查找表之前被截短成14bits，最后由内部集成的10 bits DAC产生模拟正弦信号输出。　　AD9850用5 bits字去控制相位，其输出相位以180°，90°，

大型结构动态疲劳试验机

接骨螺钉旋出扭矩试验机

轴承寿命检测设备

绳索拉力试验机

线材单向扭转测试机